Decodificador Binario a bcd de 8 bits

Por
El siguiente proyecto es un decodificador binario a bcd de 8 bits, también llamado convertidor binario a bcd de 8 bits. Se visualizarán los números del 0 al 255 en displays 7 segmentos de acuerdo al valor que tome un dip switch de 8 posiciones. Hay dos maneras de realizar este proyecto. La primera es haciendo uso de compuertas lógicas con sumadores de 4 bits 74hc283. La segunda  es haciendo uso del comparador de 4 bits 74hc85 también con el sumador de 4 bits 74hc283. Otros componentes usados serán displays 7 segmentos de cátodo común, decodificadores bcd a 7 segmentos cd4511, dip switchs, y resistores.
Descarga la simulación en proteus 7.9 de decodificador binario a bcd de 8 bits aquí.
Descarga la simulación en proteus 8.3 de decodificador binario a bcd de 8 bits aquí.
Circuito decodificador binario a bcd de 8 bits forma 1 (Compuertas lógicas + sumador 74hc283)
Circuito decodificador convertidor binario a bcd de 8 bits forma 1
Funcionamiento
Circuito decodificador binario a bcd de 8 bits forma 2 (Comparador 74hc85 + sumador 74hc283)
Circuito decodificador convertidor binario a bcd de 8 bits forma 2
Funcionamiento

Comentarios

  1. MIJAIL SERVIN8 de junio de 2020, 11:08 a.m.

    Hola buen día
    Tengo una tarea con respecto a este diseño, pero me gustaría ver si pudiera explicar el marco teórico que lo hizo ensamblarlo de esta manera en concreto la parte de la sumas y las compuertas lógicas o comparadores. gracias

    ResponderBorrar
    Respuestas
    1. Wilaeba electronica9 de junio de 2020, 8:02 a.m.

      Hola Mijail...
      Sucede que este proyecto se hizo hace bastante tiempo y no hay una documentación de la lógica que se utilizo para realizarlo. Te puedo decir que la tabla de la verdad de los comparadores es la misma tabla de la verdad de las compuertas logicas, ademas de esto se hacen comparaciones y cuando el numero de entrada es mayor a 9 se sumaba 6 por eso se usaban los sumadores.
      Entonces para no dejarte con tan poco información busca el datasheet del integrado 74185. El 74185 es un decodificador de 6 bits a bcd (ya no se produce). Pero en el datasheet aparece como se deben conectar los 74185 para lograr un decodificador de 8 bits a bcd, de 9 bits a bcd y de 12 bits a bcd. En el blog esta publicado el decodificador de 6 bits a bcd con el que puede armar el de 8 bits a bcd y lo comparas con este.
      Espero te sirva

      Borrar
    2. ElRobota12 de abril de 2021, 8:53 a.m.

      Hola que tal, yo encontré info al respecto y digamos que todo este circuito se basa en un algoritmo que se llama double dabble o doble incursión. Dejo un link sobre la teoria de este algoritmo:

      https://es.qaz.wiki/wiki/Double_dabble

      Borrar
  2. Tusenseierickruiz27 de abril de 2022, 9:18 p.m.

    Hola que tal, disculpe podría habilitar los permisos para descargar el archivo para proteus 8.3, me interesaria poder probarlo pero no me deja:)

    ResponderBorrar
  3. Anónimo1 de mayo de 2022, 9:07 p.m.

    links caidos. estamos es pailas con las descargas

    ResponderBorrar

Publicar un comentario