Multiplicador de dos números de 2 bits
En este proyecto se realizara el circuito de un multiplicador de dos números de 2 bits, que mostrará el resultado en un display 7 segmentos de cátodo común. Haciendo uso exclusivamente de compuertas lógicas. Como máximo resultado se tendrá "9", y como mínimo resultado se tendrá "0". Las entradas serán A (A1 y A0) y B (B1 y B0). Hay dos maneras de poder realizar esta multiplicación. La primera mediante una tabla de la verdad, las entradas son los dos números a multiplicar y la salida el resultado. La segunda forma es hacer la multiplicación normal y usar semisumadores.
Tenga en cuenta: La distribución de pines en un display 7 segmentos, sin importar si es de cátodo o de ánodo es como se muestra en la siguiente figura:
El pin de la mitad tanto arriba como abajo, son el mismo, es decir están conectados internamente, y son para conectar el VCC si el display es de ánodo común, o la tierra si el display es de cátodo común. En este caso al usar el decodificador bcd a 7 segmentos cd4511, se debe usar un display de cátodo común.
Descarga la simulación en proteus 7.9 de multiplicador de dos números de 2 bits aquí.
Descarga la simulación en proteus 8.3 de multiplicador de dos números de 2 bits aquí.
Descarga la simulación en proteus 8.3 de multiplicador de dos números de 2 bits aquí.
Forma 1 ( tabla de la verdad). Se realiza la tabla de la verdad, luego los mapas de karnaugh y finalmente el circuito.
Forma 2 (multiplicación normal). Se realiza una multiplicación normal de la siguiente manera:
Entonces M0 es B0A0, M1 es la suma entre B0A1 y B1A1, M2 es la suma entre el acarreo de la suma M1 y B1A1, y M3 es el acarreo de la suma M2. El circuito resultante es el siguiente:
Funcionamiento.
Extra. Cambiando los semisumadores por el integrado 74hc283, que es un sumador de 4 bits, el circuito anterior queda de la siguiente manera:
Funcionamiento
Temas relacionados
Excelente información!
ResponderBorrarHay un error en el primer grafico de la segunda forma, B0 y B1 estan señalizados al revez. Muy buen post de todas maneras, gracias
ResponderBorrarHay un error en el primer grafico de la segunda forma, B0 y B1 estan señalizados al revez. Muy buen post de todas maneras, gracias
ResponderBorrarGracias Agustin
BorrarYa quedo corregido el error... (─‿‿─)
me podrian ayudar, como monto el mismo circuito pero implementado en decodificadores binarios? :'v
ResponderBorrarEn la forma 1 en el tercer mapa de Karnaugh,como lo simplificaste?, por que he tratado pero no me sale la misma ecuación que a ti. Ayuda por favor.
ResponderBorrarHola como puedo montar ese circuito en logisim?
ResponderBorrarcomo es el divisor?
ResponderBorrarmultiplicación de 2 números A=3bits y B=2bits usando Full Adder y
ResponderBorrarcompuertas lógicas de ser necesario. Realizar la comprobación del funcionamiento con los
números A= 5 y B = 3
Loa archivos de simulacion no se pueden descargar
ResponderBorrarHola! En la Forma 1 como planteaste las salidas para las tablas de verdad? Sobre todo M2 y M3?
ResponderBorrartendras el proyecto en proteus?
ResponderBorrar