Contador asíncrono de 4 bits descendente

El siguiente proyecto es un contador asíncrono de 4 bits descendente, que contará de 15 a 0 en corrida libre. Se realizaran cuatros circuitos, dos contadores con flip flops JK (uno cmos y otro ttl), y dos contadores con flip flops D (uno cmos y otro ttl). Los componentes usados serán flip flops, leds, y el temporizador 555.

Tenga en cuenta

- La característica principal de un contador asíncrono es que cada flip flop que lo componen tiene una señal diferente de reloj.

- El temporizador 555 está configurado para una frecuencia de 1 Hz, es decir que el contador se decrementa cada segundo.

- Las referencia de los integrados para los flip flops JK serán el cd4027 y 74hc112, y para los flip flops D serán los integrados cd4013 y 74hc74. Las referencia cd40 son de tecnología cmos, y las referencia 74hc son de tecnología ttl.

Descarga la simulación en proteus 7.9 de contador asíncrono de 4 bits descendente aquí.

Descarga la simulación en proteus 8.3 de contador asíncrono de 4 bits descendente aquí.

Circuito contador asíncrono de 4 bits descendente con flip flops JK cd4027