Generador de señal de reloj (CLK) con el CI 555

El siguiente proyecto genera una señal cuadrada de frecuencia y ciclo útil fijos. Es una aplicación típica del ci 555 configurado como astable, usada principalmente como señal de reloj en circuitos realizados con flip flops. El circuito se muestra a continuación:

En esta configuración el pin 3 (out) se toma como la salida. La ecuación de diseño es la siguiente:

Tenga en cuenta:

- El valor de C es libre. Escoger el más adecuado.

- Los valores de R1 y R2 pueden ser de cualquier valor, mientras sean iguales o mayores a 1k.

- Un flip flop se activa por flanco de subida, o por flanco de bajada, por lo que en esta aplicación es irrelevante el ciclo útil.

- Los valores comerciales de las resistencias son múltiplos de los siguiente valores: 1, 1.2, 1.5, 1.8, 2.2, 2.7, 3.3, 3.9, 4.7, 5.1, 5.6, 6.8, y 8.2.

Para entender mejor se realizarán 2 ejemplos.

Descarga la simulación en proteus 7.9 de Generador de pulsos de reloj con el ci 555 aqui.
Descarga la simulación en proteus 8.3 de Generador de pulsos de reloj con el ci 555 aqui.

Ejemplo 1. Diseñe un circuito que genere una señal de reloj de 1Hz. Se cuenta además con una fuente de 5 voltios.

Solución. Se escoge C de un valor de 100uF. Se halla el valor de las resistencias R1 y R2:

Se escoge R1 de 5.1k y R2 de 4.7k, o también se puede escoger R1 de 10k y R2 de 2.2k, u otros valores. Cabe recordar que en este circuito no importa el ciclo útil, si no la frecuencia (periodo). El circuito es el siguiente:

Y la simulación es la siguiente:

La linea de color amarilla es la salida (vout), y la linea de color azul muestra la carga y descarga del condensador (vcap). Se puede observar que la frecuencia aproximada es de 1Hz.